LED數(shù)據(jù)處理設計中，數(shù)據(jù)的存儲有兩種組織方式（圖1）：①組合像素法（Packed Pixel Method）：即畫面上每個像素的所有位均集中存放在單個存儲體中；②位平面法（Bit Plane Method）：即像素的每一位各自存放在不同的存儲體中。由于使用了多個存儲體，它們可以一次同時讀出更多的像素信息。從兩種存儲結構來分析，利用位平面結構有利于提高LED屏的顯示效果。

圖1 數(shù)據(jù)存儲的兩種方式

 

　　整個LED顯示屏顯示控制電路結構框圖如圖2所示。其中，數(shù)據(jù)重構電路完成RGB數(shù)據(jù)的轉換，將不同像素的同權位組合在一起，然后存放在相鄰的單元中，從而以位的形式完成整個數(shù)據(jù)的重新組合。

圖2 顯示控制電路

 

　　數(shù)據(jù)重構電路主要由四大部分組成：8位數(shù)據(jù)并行傳送電路；8位并-串轉換電路；8位數(shù)據(jù)鎖存電路；8位加1計數(shù)器。R/G/B各8位數(shù)據(jù)由經(jīng)同步處理后的像素點頻打入并行鎖存器，8位加1計數(shù)器輸出進位脈沖LD，將8位數(shù)據(jù)同時鎖存到8位并-串轉換電路，由時鐘控制電路完成并-串轉換電路時鐘的控制。數(shù)據(jù)經(jīng)過重構后，一個存儲體中不再是一個像素值，而是不同像素值的同權位。將所有的同權位存放在一起，從而構成以位為單位的位平面存儲結構。在讀出時必須按相反的規(guī)則取出各像素的相鄰權值。

圖3 數(shù)據(jù)重構電路

 

　　讀寫地址發(fā)生器必須滿足嚴格的時序。對同一存儲芯片來說，可將其分為N片（一個像素值用N位表示），每片表示一個位平面，像素經(jīng)過轉換向同一存儲器寫入時，首先寫0位，再寫1位，最后寫N位。對于8Col×Row點陣的顯示屏，每個位平面存有8Col×Row位。存儲器內(nèi)部組織取決于驅動屏體上像素管的邏輯連線關系。根據(jù)存儲器組織，讀地址發(fā)生器由列驅動行，再由行驅動位；寫地址發(fā)生器則采用由位驅動列、列驅動行的方式，從而可以保證讀寫同步性，正確地同步顯示原始圖像信。

圖4 地址發(fā)生器